Revista UIS Ingenierías

Vol. 14 Núm. 1 (2015): Revista UIS Ingenierías
Artículos

Implementación de proyectos de reconfguración parcial usando OpenPR en el sistema de desarrollo ML507 de Xilinx

PDF HTML
  • Dorfell Leonardo Parra Prada,
  • William Alexander Salamanca Becerra
Dorfell Leonardo Parra Prada
Universidad Industrial de Santander
Biografía
William Alexander Salamanca Becerra
Universidad Industrial de Santander
Biografía

Publicado 2014-10-23

Palabras clave

  • FPGA,
  • OpenPR,
  • Open-source,
  • reconfiguración parcial

Cómo citar

Parra Prada, D. L., & Salamanca Becerra, W. A. (2014). Implementación de proyectos de reconfguración parcial usando OpenPR en el sistema de desarrollo ML507 de Xilinx. Revista UIS Ingenierías, 14(1), 33–43. Recuperado a partir de https://revistas.uis.edu.co/index.php/revistauisingenierias/article/view/33-43
Aviso de derechos de autor/a

Resumen

Este documento presenta la implementación de proyectos de reconfiguración parcial usando OpenPR, un toolkit alternativo de reconfiguración parcial de código abierto, en el sistema embebido de desarrollo ML507 de Xilinx. Se reproducen los resultados del proyecto Counter Project del repositorio de OpenPR y se crea un nuevo proyecto para una FPGA v5fx70t. Los archivos de configuración para los diseños estático y dinámico son generados e implementados en el sistema ML507 obteniendo un funcionamiento no esperado. Este funcionamiento conlleva a la revisión de los archivos de descripción nativa del circuito en FPGA EDITOR, herramienta de enrutamiento de Xilinx, para verificar la correcta ubicación de los busmacros en el diseño.
Luego se desarrolla la etapa de depuración en el chip usando Chipscope para capturar señales dentro de la FPGA en cada componente del diseño (e.g. registros, busmacros). Finalmente la evaluación integra las conclusiones y observaciones de las implementaciones y las depuraciones hechas en el desarrollo de los proyectos de reconfiguración parcial.

PDF HTML

Descargas

Los datos de descargas todavía no están disponibles.

Referencias

  1. FPGA. Field-programmable gate array, 2012 [Online] Available:http:/www.altera.com/products/fpga. html?GSA_pos=3&WT.oss_r=1&WT.oss=FPGA
  2. STARBOARD. StarBoardDesign: Specializing in rapid, effective, analog and mixed-signal electronic design, 2009 [online] Available: http://www.starboarddesign.com/ examples.html
  3. KUON, I; ROSE, J. Measuring the gap between FPGAs and ASICs, Proceedings of the international symposium on Field programmable gate arrays-FPGA’06, 2006
  4. VIRTEX 5. Virtex-5 FXT FPGA ML507 Evaluation Platform, 2012 [Online] Avaliable: http://www.xilinx.com/ products/boards-and-kits/HW-V5-ML507-UNI-G-image.htm
  5. MONEY, D; HARRIS, S. Digital Design and Computer Architecture, Morgan Kaufmann Publications, 2007
  6. PR, Partial re-configuration, 2012 [Online].Avaliable:http://
  7. en.wikipedia.org/wiki/Partial_re-configuration
  8. GUCCIONE, S; LEVI, D; J Bits: A Java-Based Interface to FPGA Hardware, Xilinx, 1998.
  9. GUCCIONE, S; LEVI, D; JBits: A Java-Based Interface for Reconfigurable Computing, Xilinx, 1998.
  10. SOHANGHPURWALA, A; ATHANAS, P;FRANGIEH, T; WOOD, A.OpenPR:An Open-SourcePartial- Reconfiguration Toolkit for Xilinx FPGAs, IEEE, 2011.
  11. STEINER, N. et al. M.Torc: Towards an Open-Source Tool
  12. Flow, Proceedings of the 19th ACM/SIGDA International
  13. Symposium on Field-Programmable Gate Arrays, FPGA
  14. (Monterey, California).
  15. STEINER, N; A Standalone Wire Database for Routing and Tracing in Xilinx Virtex, Virtex-E, and Virtex-II FPGAs. Virginia Polytechnic Institute and State University, 2002, (Blacksburg, Virginia).
  16. PR PlanAhead. Using PlanAhead to manage the Partial Reconfiguration flow, 2010 [Online]. Available: http:// www.xilinx.com/tools/partial-reconfiguration.htm
  17. JBits SDK, 2012 [Online]. Available: http://www.xilinx. com/products/jbits/index.htm
  18. OpenPR, OpenPR FPGA ToolKit, 2012. [Online]. Available: http://openpr-vt.sourceforge.net/OpenPR/ OpenPR.html
  19. STEINER, N et al. French, M.Torc: Tools For Open Reconfigurable Computing, 2011 [Online]. Available: http://torc-isi.sourceforge.net/documentation.php
  20. NCD file, 2012 [Online].Available: http://www.xilinx.com/ itp/xilinx10/help/iseguide/mergedProjects/floorplanner/ html/fp_d_ncd_file.html
  21. UG190, Virtex-5 FPGA User Guide UG190, 2010 [online]. Available: http://www.xilinx.com/support/documentation/ virtex-5_user_guides.htm
  22. FPGA Editor, 2008 [Online].Available: http://www.xilinx.
  23. com/itp/xilinx10/isehelp/ise_n_fed_navpage.htm
  24. GCC, the GNU Compiler Collection, 2012. [Online]. Available: http://gcc.gnu.org/
  25. Boost C++ Libraries, 2012 [Online]. Available: http:// www.boost.org/
  26. Bison-GNU Parser Generator, 2012 [Online]. Available:
  27. http://www.gnu.org/software/bison/
  28. Flex: The Flast Lexical Analyzer, 2012 [Online]. Available:http://flex.sourceforge.net/